(19)日本国特許庁(JP)

# (12) 公表特許公報(A)

(11)特許出願公表番号 特表平7-507403

第6部門第2区分

(43)公表日 平成7年(1995)8月10日

(51) Int,Cl.\*

庁内整理番号 識別記号

J 9378-5G

FΙ

G09G 3/30

(全 8 頁) 審査請求 未請求 予備審査請求 有

(21)出願番号

(86) (22)出願日

特願平6-500688 平成5年(1993)5月28日

(85) 翻訳文提出日

平成6年(1994)12月2日

(86)国際出願番号

PCT/US93/04906

(87)国際公開番号

WO93/24921

(87)国際公開日

平成5年(1993)12月9日

(31)優先権主張番号 892,464

(32) 優先日 (33)優先権主張国 1992年6月2日 米国(US)

(81)指定国

EP(AT, BE, CH, DE,

DK. ES, FR. GB, GR. IE, IT, LU, M

C. NL. PT. SE), FI, JP. KR

(71)出願人 デヴィッド・サーンオフ・リサーチ・セン

ター、インコーポレーテツド

アメリカ合衆国ニュージヤージー州

08543-5300 プリンストン、ワシント ン・ロード 201

(72)発明者 スチユアート、ロジヤー・グリーン

アメリカ合衆国ニュージヤージー州 08853、ソマースト、ヒルズボロ・タウン シップ、ネシヤニック・ステーション、ス


キー・ドライヴ 3

(74)代理人 弁理士 川原田 一穂

# (54)【発明の名称】 能動マトリックス電界発光ディスプレイおよび操作の方法

## (57)【要約】

改良された発光効率を有する能動マトリックス電界発 光ディスプレイ(AMELD)およびグレースケール操 作を行なうため上記AMELDを操作する方法が示され る。本発明は複数の画素を含むAMELDであって、各 画素 (42) が、選択回線 (46) に接続されたそのゲ ート、データ回線(48)に接続されたそのソース、お よび第2トランジスタ(50)のゲートに接続されたそ のドレーンを備える第1トランジスタ (44)、上記デー 夕回線(48)に接続されたそのソースおよび電界発光 (EL)セルの第1電極に接続されたそのドレーンを備え る第2トランジスタ(50)を含む。上記ELセルの第 2 電極が交流高圧源(5 9) に接続される。交流電圧が 上記ELセルに印加されつつ、第2トランジスタの時間 の長さを変更するステップを含むグレースケール性能を つくり出す方法も示される。



#### 第求の範囲

1. 国業の配列からなる電界発光ディスプレイであって、各国素が、

適択回路に接続されたゲート、データ回線に接続されたソースおよび第2トランジスタのゲートに接続されたドレーンを備える第1トランジスタ;

上記データ回線に接続されたソースおよび電界発光セルの第1 電極に接続されたドレーンを備える第2 トランジスタ;および

第2電極を構える上記電界発光セル:を含む、

前記電界発光ディスプレイ。

- 2. 上記電界発光セルの第2電極が、改電界発光セルの第2電極と基準ポテンシャルの原との間の交流電圧電源を提供する手段に接続された請求項1のディスプレイ。
- 3. 交流電圧電源を提供する手段が、共優交流高圧電源からなる精水項2のディスプレイ。
- 4. 上記電源が:

入力電圧を受ける第1の手段:

一端郎において、第1スイッチを経て上記第1の手段に度列接続され、かつもう一つの端郎において上記電界発光セルの第2電便に接続された抵抗器:

上記第1の手段に接続され、かつ第2スイッチを経て基準ポテンシャルの源 に直列接続されたインダクタ;

上記第1の手段を接切り、上記インダクタ、上記第1スイッチ、および上記 抵抗器に接続された第3スイッチ:

上記電界発光セルの第2電極に接続された人力を有し、かつ2つの人力ならびに第1および第2出力を備えるセット/リセットラッチの一方の人力に接続された出力を有する比較器:を含み。

上記ラッチの第1出力が活動化した時には、上記第1および第2スイッチを 第じ、上記ラッチの第2出力が活動化した時には、上記第1および第2スイッチ を開き、かつ上記第3スイッチを閉じ:

上記抵抗器およびインダクタの値が、上記第1の手段に印加された電圧の掛

け算を提供するように選択される、

請求項3のディスプレイ。

- 5. 上紀第2トランジスタが、ドリフト形MOSトランジスタである錦水項1の ディスプレイ。
- 6. 上紀第2トランジスタのゲートと、基準ポテンシャルの顔との間に接続されたコンデンサを含む前求項5のディスプレイ。
- 7. 上記データ回線と、上記第2トランジスタのゲートとの間に接続されたコンデンサを含む錦水項5のディスプレイ。
- 8. イメージのフレームをディスプレイするため、電界発光ディスプレイを操作 する方法であって、旅ディスプレイが複数の回案を含み、各国素が選択回線に接 続されたゲート、データ回線に接続されたソースおよび特定回案の電界発光セル を経て電流を制御する手段に接続されたドレーンを備える第1トランジスタを有 しており、上記方法が:

電界発光セルを経て電流を制御する手段に電圧を蓄電するための第1ロード 期間中、上配道択回線およびデータ回線に電圧を印加すること;および

第2 展明期間中、上記電界発光セルに対して、上記書電した電圧の値に基づき、該電界発光セルを照明可能にする電圧を利用できるようにすること:
のステップからなる前記電界発光ディスプレイを操作する方法。

#### 8. 請攻項8の方法であって。

電界発光セルに対して、放電界発光セルを照明可能にする電圧を利用できるようにすることのステップが、放数のピットからなるデジタル信号を形成することを含み、各ピットが、上記イメージのフレームの特定開業の明るさの表現である2つの異なる電圧に形成されており;そして

フレーム時間の第1フィールド期間中、複数の第1ビットの2つの電圧中の1つを上記囲素の第1トランリスタ内にローディングすること、フレーム時間の第2 (周期) フィールド期間中、時間のある周期すなわち上記第1ビットの重要度に対応する電波パルス数の間、電流線と図素を接続すること;フレーム時間の第3フィールド期間中、複数の第2ビットの2つの電圧中の1つを上記倒素内にローディングすること;およびフレーム時間の第4フィールド期間中、時間のあ

る周期すなわち上記第2ピットの重要度に対応する電流パルス数の間、電流線と 両索を接続すること:を含む、

請求項8の方法。

10. 上紀手段に信号を印加することのステップが:

1 フレームを複数のサブフレームにディスプレイするため時間を分割すること:

上記データ回旋に電圧を印加しつつ、上記第1サブフレームの第1周期期間中、複数の第1ビットに対応する電圧を、上記図案の第1トランジスタのゲートに印加すること、第1サブフレームの第2周期期間中、時間の量すなわち上記第1ビットの重要度に対応する電洗パルス数の間、上記図案に電流額を接続する。

上記データ回鉄に電圧を印加しつつ、上記第2サブフレームの第1周期期間中、複数の第2ビットに対応する電圧を、上記画素の第1トランジスタのゲートに印加すること、第2サブフレームの第2周期期間中、時間の量すなわち上記第2ビットの重要度に対応する電流パルス数の間、上記画素に電流器を接続すること・からなる

### 請求項9の方法。

1.1. 電界発光セルに対して、旋電界発光セルを照明可能にする電圧を利用できるようにすることのステップが:

時間と共にその電圧が変化するアナログ信号をつくること:および

フレームロード時間周期期間中、電界発光セルを経て電流を制御する手段 に上記アナログ信号を印加すること;および上記電界発光セルの第2電揺に電線 を付加すること;これにより、フレーム時間の上記周期の完了に先だち、照明時 間周期期間中、上記手段を一時伴止にすること;からなる、

### 請求項8の方法。

12. 時間と共にその電圧が変化するアナログ信号をつくることのステップが、 上記電源が第2電極に接続される時間の周期の第1部分に対し、上記手段を一時 停止するに必要な電圧よりも低い信号をつくること、および電源が第2電極に接 続される時間の周期の第2部分に対し、上記手段を一時停止するに必要な電圧よ りも高い信号をつくること、からなる、請求項11の方法。

13. イメージのフレームをディスプレイするため、電界発光ディスプレイを操作する方法であって、映ディスプレイが複数の面素を含み、各国素が選択回線に接続されたゲート、データ回線に接続されたソースおよび特定国素の電野発光セルを経て電流を制御する手段に接続されたドレーンを備える第1トランジスタを育しており、上紀方法が:

複数のピットからなるデジタル信号を形成すること;各ピットが、2 つの 異なる電圧で、上記イメージのフレームの特定回案の明るさを必要するように形 オカカアセカ

フレーム時間の第1周期期間中、複数の第1ビットの電圧の1つを上起面 素の第1トランジスタ内にローディングすること:

フレーム時間の第2周期期間中、時間のある周期すなわち上記第1ビット の重要度に対応する電液パルス飲の間、電流級と面素を接続すること:

フレーム時間の第3周期期間中、複数の第2ピットの電圧の1つを上記図 素内にローディングすること: および

フレーム時間の第《周期期間中、時間のある周期すなわち上記第2ビットの重要度に対応する電流パルス数の間、電流駅と国業を接続すること: のステップからなる前記電界発光ディスプレイを操作する方法。

所定函素の第2トランジスタを可能化するため、上記選択回線およびデー ク回線に縄圧を印加すること;

時間の周期の間、所定國素の電界発光セルの第2電優に電源を付加すること: および

時間の上記周期の完了に先だち所定国業の第2トランジスタを一時停止す

ること

のステップからなる前記能動マトリックス電界発光ディスプレイを操作する方法

| 5. 複数の顕素からなる電界発光ディスプレイであって、各囲業が、

光透過學電材料製の第1層:

該第1層の上方に横たわる電気絶縁材料製の第2層;

該第2層の上方に損たわる殆光電界発光材料製の第3層;

該第3層の上方に横たわる電気絶縁材料製の第4層:

放第4層の上方に横たわる導電材料製の第5層;

鉄第5層の上方に横たわる分離層:

放分離層の上方に積たわる半導体材料の層内に形成され、かつ通択回線に 接続されたケート、データ回線に接続されたソースおよび第2トランジスタのゲ ートに按続されたドレーンを備える第1トランジスタ;

上記分離層の上方に換たわる半導体材料の層内に形成され、かつ上記デー 夕回線に接続されたソースおよび上記第 1 層または第 5 層に接続されたドレーン を構える第 2 トランジスタ;を含む、

前記電券発光ディスプレイ。

からの電流は、E L セル28およびトランジスタ20を経て接地され、活動化E L セルからの電界発光の光出力を生じる。

このAMELDおよび公知の変形は、各国素に多数の構成要素を必要とし、そしてグレースケール操作がない。従って、少ない構成要素でしかもグレースケール操作のある、代わりのAMELDを必要とする。

### 発明の摘要

本発明は複数の函素からなるAMELDであり、各画素が、選択回線に接続されたゲート、データ回線に接続されたソース、および第2トランジスタのゲートに接続されたドレーンを有する第1トランジスタ;上記データ回線に接続されたソース、および電界発光(EL)セルの第1電極に接続されたドレーンを有する第2トランジスタを含み、そして上記ELセルが、このELセルの第2電極と基準ボテンシャルの源との間に交流電圧を供給する手段(装置)に接続されたその第2電極を備えている。本発明はまた、所定函素のELセルが選素配列の高圧助振の期間中、オンとなる時間の長さを変えることにより、グレースケール性能をつくり出す方法である。

## 図面の簡単な説明

図Ⅰは、従来技術AMELDの医素に対する略示回路図である。

図2は、本発明のAMELDの面素に対する略示回路図である。

図2 (a) は、図2のAMELDの他の一実施例。

図3は、本発明のAMELDの他の一実施例の圏素に対する略示回路図である

図もは、本発明のAMELDに用いられる交流高圧源に対する略示回路図である。

図5 (a) から (j) までは、鮎動マトリックス回路を形成する処理のステップの略示断面図である。

図6は、本売明のAMELDの代わりの実施例の構成の新面図である。

### 詳細な説明

図 1 において、従来技術 A M E L D I O は、行および列に配列された複数の感素を含む。図案 I 2 における能動マトリックス回路、すなわち I 行と J 列の図素

能助マトリックス電界発光ディスプレイおよび操作の方法

本発明は、改良された発光効率を有する能動マトリックス電界発光ディスプレイ (AMELD) およびグレースケール動作をつくり出すAMBLD操作の方法である。

#### 発明の背景

**商族電界発光(EL) ディスプレイは、含技術においては公知であり、これら**は様々な適用においてフラットスクリーンディスプレイとして用いられる。代表 的ディスプレイは、行と所に配列された複数の簡素(pixels)を含む。各国素は 1 対の絶縁体と1対の電極との間の電界発光りん光体活性層を含む。

初期のELディスプレイは、多重モードにおいてのみ操作された。放品ディスプレイ技術で既知の、施助マトリックス技術が最近BLディスプレイに応用されてきた。既知のAMELDは、第1トランツスタを含む各圏衆の回路を含み、第1トランツスタは、そのゲートを選択回線に接続され、そのソースをデータ回線に接続され、そのドレーンを第2トランツスタのゲートに接続され、かつ第1コンデンサ22を経て接地される。上記第2トランジスタのドレーンは、接地ポテンシャルに接続され、そのソースは第2コンデンサを経て、接地およびBLセルの一種医に接続される。上記BLセルの第2階僅は、りん光体励級用交換電圧電源に接続される。上記BLセルの第2階僅は、りん光体励級用交換電圧電源に接続される。

このAMELDは次のように動作する。フレーム時間の最初の部分ロード(LOAD)期間中、全データ回線は継続的にターンオンされる。特定データ回線オンの期間中、選択回線はストロープされる。それらの選択回線は、選択回線電圧を育し、トランジスタ14のターンオンはデータ回線18から、トランジスタ20のゲートおよびコンデンサ22に電荷を賞積させ、これによりトランジスタ20をオンにする。上記LOADサイクルの完了時、全活動化調素の第2トランジスタがオンとなる。フレーム時間の第2部分イルミネート(ILLUMINATE)期間中、交流高圧電線28がターンオンされる。各活動化調素内の電線28

は第1トランジスタ14を含み、トランジスタのゲートが選択回線18に接続されそのソースがデータ回線18に接続され、そしてそのドレーンが第2トランジスタ20のゲートに接続、かつ第1コンデンサ22を経て接地される。トランジスタ20のソースは接地接続され、そのドレーンは第2コンデンサ24を経て接地接続され、かつELセル28の一電紙に接続される。上記ELセル26の第2電転は、交成高圧電源28に接続される。

動作中、フレームの60ヘルツ(H2)電評周期は、分離したロードおよびイルミネート周期に細分される。ロード周期中1度に1つ、トランジスタ20の伝導を採卸するために、データがデータ回線からトランジスタ14を軽でロードされ、データ回線18から電荷をトランジスタ20のゲートおよびコンデンサ22に普積を可能にする。上記ロード周期の充丁時に、会活動化国素の第2トランジスタはオンにある。イルミネート周期中、全国業に接続される交流高電圧算28はターンオンされる。上記電源28からの、ELセル26およびトランジスタ20を選る電視は、各画業内接地に流れ、上記図案のELセルからの電界発光の先出力を生じる。

 しせルは、Bしせルの構成の一部分として形成される風止コンデンサである2個の度列コンデンサとしてしばしば示される。

図2 (a) において、図2のAMELD40の他の一実施例は、データ回線48とトランジスタ50のゲートとの間に按続されるコンデンサ66を含む。コンデンサ51は通常AMELD40のアナロググレースケール操作のため通常存在する。コンデンサ66またはコンデンサ51は、AMELD40の2満すなわちデンタルグレースケール操作のため通常存在する。

像は上記AMELD上に、飛越し走査モードまたは取次走査モードのどちらかでフレームの連続として表示される。動作中、フレームタイムは分離したロード 関別とイルミネート周期とに紹分される。ロード周期中、トランジスタ50の伝 事を制御するために、データ回線からトランジスタ44を適して1度に1つデー タがロードされる。特定データ回線オン期間中、全選択回線はストローブされる。 それら選択回線には選択回線電圧があり、トランジスタ44をオンとし、デー タ回線48からの電荷をトランジスタ50のゲートに書積し、これによりトラン ジスタ50をオンにする。ロード周期の完了時、全活動化回素の第2トランジス タがオンとなる。イルミネート周期中、全國素に接続されたAC高圧電額58が ターンオンされる。電源58からELセル54とトランジスタ50を経て各活動 図彙のデータ回線48へ流れる電流は、活動化画素のELセルからの電界発光光 出力を生じる。

上記低インピーダンス級街増報器64は、データ回線48の電圧をイルミネート周朝中その基準値に保持する。上記データ回線および選択回線励展器の設計は一直線方向で、データ回線も選択回線6、低電圧(15V)および約0.1ミリアンペア(0.1mA)の低電流で作動するので公知である。これらの安価な励級器は、AMELDを支持する基板上にまたは外部に作ることができる。

トランリスタ50のゲートに容量性記憶される上記データは、関素が白か、瓜かまたは灰色かを斜卸するために、トランリスタ50を通して動作する。例えば、もしもトランリスタ50のゲートが5Vレベル(選択の一5Vおよびデータの0V)を記憶すれば、トランリスタ50は、母練58における人力電圧の正および食の運移を選して伝導し、母級58は如Aを効果的に接地する。これは変位電

流のすべてを、母線58からELセル54を経て沈し、順次上記解案に点火する。もしも、トランジスタ50のゲートが-5Vレベル(選択第一5Vおよびデータ第一5V)を記憶すると、トランジスタ50は母線58の入力電圧の全正遷移を通してそのままである。トランジスタ50はダイオードのように動作し、ELセルに関連する容量と組合せ、電界発生り人光体を通る変位電流の流れを急速に抑制しこれにより所要をターンオフする。

各画素の正確なグレースケール制御は、1フレームの各フィールド中、個々の(通常128)イルミネート各副一周期の間、データ回線の電圧を変化させることにより容易に遠成される。上記電圧変化は、上記電圧の線形損料、グレーのレベルまたはその他の関数に対応する各階段のある電圧の階及関数でありうる。もし、例えばトランジスタ50のゲートがー1.5Vグレースケールレベル(選択 @ー5 V および V ハ=1 V )を配達し、そしてデータ回線がフィールド中5 V からー5 V まで線形損料、次にトランジスタ50が、イルミネートサブサイクル128の正確に32に対して伝導し、25%の時間平均グレースケール関度となる

上記AMELD図案は、グレースケール情報をディスプレイする時でさえも、 常にデジタル動作をすることに注意すべきである。全トランジスタは完全にオン または完全にオフで、どちらの状態にあってもパワーを全く消散しない。回案が オフの時には、トランジスタは共優パワー森から分離されているかのように簡単 に動作し、従って全くパワーを消散すなわち接受しない。上記AMELDは、そ れゆえに光生成のため、高圧森から活動化ELセルへほとんど100%のパワー を向ける。

AMELDのグレースケール制御を与える他の一方法は、フレームタイム期間中、グレーレベルを形成するのに用いるビット数に通常等しいかまたは少ない。一群のロード/イルミネート周期を実行することを含む。これらのサブフレームの最初のロード周期中、最下位ビット(LSB)に対応するデータが、各個素の回路内にロードされる。このサブフレームのイルミネート周期中、高電圧原は一群のパルスN<sub>ki</sub>。を放出する。この操作は、おのおのさらに上位のビットのため放出される一層多数のパルスで、最上位ビットに対応するところまで繰り返され

る。例えば、8 ビットグレースケールに対し、上記高電圧源は最下位ビット(L SB)に1パルスを放出し、次の最上位ビットに2 パルス、その次の最上位ビットに4パルス、等々最上位ビットに対し1 2 8パルスまで放出し;これによりB しセルの励盛および特定ビットの重要度に対応するその放出に重みを付ける。この操作は、1 フレームを一群のサブフレームに細分するに等しく、そのおのおのがノーグレースケールに対し上記略途した手順と同様に行なわれる。

これらのアプローチは、データ回線の電圧を変えることによって1サプフレーム内に数ピットを処理するため組み合わされる。例えば、最下位ピットとその次の最下位ピットの効果は、1または3イルミネートパルス像に第2トランジスタをターンオフするため、データ回線の電圧を変えることにより、最初のサブフレーム中に組み合わすことができた。

第2トランジスタは、電界発光セルを退る電流を制御する手段として動作する。上記イルミネート周期中、ゲートはオンまたはオフされるが、グレースケール情報は、関素に印加される金エネルギーを制限することにより提供される。このことは、上記イルミネート周期中、この第2トランジスタがオンになる時間の長さを変えることにより、すなわちイルミネート周期中に放出されるイルミネートパルスの数を変えることによって行なわれる。

上記AMELDディスプレイの利点は、全画素トランジスタは全イルミネート 周期中動作することもできることである。これは、本発明のAMBLDに対し金 トランジスタ駆動位取り必要条件を、1 μ A よりも小さく減らすことである。ま た、トランジスタ 5 0 により与えられる孤立電圧は、トランジスタ 5 0 のドレー ンが、高電圧にさらされるこの回路のほんの一部分であることを意味する。この 特徴は、コストを大幅にさげ、歩撃りを良くし、そして本発明の原理に組み込ま れるAMELDの信頼性を向上するであろう。

図3において、代わりのAMELD60は行と列に配列された複数の選案を含む。 断索62の指動マトリックス回路、すなわら1行とJ列の開業は、第1トランジスタ64を含み、そのゲートが選択回線68に接続、そのソースがデータ回線68に接続、そしてそのドレーンが第2トランジスタ70のゲートに接続される。トランジスタ70のドレーンはまた選択回線66に接続されて、そのドレー

ンは第1コンデンサ72を経てELセル74の電極に接続される。このELセル 74の第2電低は第2コンデンサ78を経て高圧交流電源78に接続される。

図もにおいて、本発明のAMELDにパワー供給可能な共振しのKHま、AC 高電圧原100は、所定パルス繰り返し飲の低電圧パワーを受ける入力電極10 2 を含む。抵抗器 L O 4 およびE L セル L O 6 が、電極 L O 2 と図 2 に示した節 Aのすべてである節!! Cとの間のスイッチ i O B を経て直列に接続される。上 記ELセル106は、上記のように本発明のAMELDの動作におけるように作 用するので、可変コンデンサとして示される。上記入力電振102はまたインダ クタ112およびスイッチ114を経て基準ポテンシャル116の源に接続され る。比較器118は、セット/リセットラッチ122のリセット人力120に、 ELセル10日を経て接続される。セット/リセットラッチ~22は、セット人 カ124、初充電出力128、ブートストラップ出力128およびオフ出力13 0を育する。上記初充電出力128は、活動化される時には、スイッチ108お よび114を閉じる。上記プートストラップ出力128は、活動化される時には 、スイッチ108および!!4を開き、そしてスイッチ132を閉じ、これが入 力電極102を通ってインダクタl12、スイッチ108および抵抗器104に 接続され;これにより上記インダクタ112とELセル106の入力とを直接接 袂させる。操作において、スイッチ108および114は初期に閉じられ、比較 器118が可変コンデンサロード106に関して予め選択された電圧に進したこ とを感知するまで、上記入力電極から、抵抗器104、ELセル106およびイ ンダクタししてを経て基準ポテンシャルへ電流が流れる。この時に比較器し18 が上記ラッチ122をリセットして、スイッチ108および114を開き、そし てスイッチ132を閉じる。インダクタ112はスイッチ132を铥て放電し、 可変コンデンサ108の電圧を、固定した多效の予め選択された電圧に駆動する 。抵抗器104とインダクタ112の値は、入力電極102に印加される電圧の 会宜を行なうのに選択される。 通常、抵抗器およびインダクタのインピーダンス は、インダクタへのエネルギー液の大きな少数部となるようになっている。上紀 電流のほぼ95%が20という電圧掛け算を成しとげるために、上記インダクタ 内へ流れる。

## 特表平7-507403 (5)

上記発明のAMELDは、上記能動マトリックス回路に対する穏々半導体プロセスの中の一つを用いて形成される。依じられるプロセスは、その中に高電圧トランジスタが形成される材料として結晶性シリコン(x-Si)を用い最良性能を生じる。このプロセスは、高電圧トランジスタ、固索電極、x-Si周の内/表面の周辺認動論理を形成すること、およびELセルのりん光体および他の元素を被覆すなわちデボジットすることからなる。

上記x-S1層を形成することの主要態様は、例えばサレルノ等による情報ディスプレイ協会SID92ダイジェスト、ページ63-66 (by Salerno et al in the Society For information Display SID 92 Digest, pages 63-66) に発 扱されたように、絶縁層上に高品質のSi層を作るため絶縁シリコン (Si)エピタキシプロセスの使用である。絶縁体材料上のx-Si(x-SOI)は、標準シリコンウェーハ上に所定厚さの高品質耐熱酸化シリコン (SiO。)を最初に成長させ、上記SIO。上に多結品シリコン (Doly-Si) 層をデポジットし、かつSIO。単層で上記poly-Si層を積うことにより形成される。上記ウエーハは次にSiの融点付近まで加熱されて、上記ウエーハの面上方を得い可動ストリップセータで走査される。この可動セータは酸化物の層の間に結復されているSI層を融解かつ再結晶させる。上記x-SOIプロセスの特定利点は成長SiO。の使用にあり、必要なだけ厚くつくることができ、さらにイオン注入SiO。層よりもはるかに厚くかつ濃密にできる。

上にx-SO[内/表面回路は、トランジスタおよび周辺スキャナのような二 医式相補形金属酸化膜半導体(BiCMOS)の製造のための高電圧BiCMO Sプロセスを用いて形成される。結果は高電圧(HV)トランジスタは、1 μm 厚さのx-SOI内/表面100V以上の降伏電圧で製造できることを示している。図5(a)から図5(j)までにおいて、高圧BiCMOSプロセスが略示され、酸化物205で絶縁された個々のアイランド204a、204bおよび204c内へ、誘電体層202上の通常的1 μm厚さのN伝導形x-SOI層20 のエッチングで開始し、マスキングおよびイオン注入スチップを用いPおよび N-ウエルの両方を形成する;最初し業のようなN形ドーパント、次にホウ素の ようなP形ドーパントで図示のようにN形ウエル204aと204cおよびP形 ウェル204日を形成する。マスク208は図5(a)および図5(d)に示さ れるように適常SiONで形成される。チャネル酸化物208と輝展フィールド 敵化物210はS1アイランドの面を越えて成長して活性領域を形成する。多結 昼シリコン(p o l y − S l) は次にデポジットされ、高圧DMOSトランジス タ214のゲート212および低圧CMOSトランジスタ218のゲート218 をつくるために形成される。図5(1)において、上記DMOSトランジスタの ゲート212は上記フィールド酸化物上方を上記活性領域から延び出し、フィー ルドプレート220を形成する。上記活性領域上方の上記ゲート212の繰は、 P\*ーチャネル拡散222の拡散線として用いられ、一方上記フィールド酸化物 上方の上記ゲート上の部分は、上記DMOSトランジスタ214のN°形伝導ド リフト領域224内の電界を斜卸するのに用いられる。N\* ーチャネル ソース /ドレーン領域226は、ヒ業イオン柱入を用いて形成される。P\* -チャネル ソース/ドレーン領域228は、次にホウ素イオン注入を用いて形成される。 上記プロセスは、上記構成物をおおいホウリンケイ敬塩ガラス(BPSG)屋2 30をデポジットし、このBPSGを十分に堕付し、232を軽てSIアイラン ド204まで下って隣口し、アルミニウム企業被獲234を用いてデバイスを相 互接続させることにより完了する。上記プロセスは9個のマスクステップを有し DMOSとCMOSトランジスタの両方を製造可能とする。

操作において、上記DMOSトランジスタ214のN\*ーP\*接合部は低電圧 でスイッチオンが上記トランジスタを導電させ、一方上記DMOSトランジスタ が導電しない時には、上記N\*ーN\*接合部は、上記BLセルに印加される電圧 を阻止する。

上記DMOSトランジスタの高電圧特性は、上記デバイスの各種物理ディメンションと同様に、拡散PーチャネルおよびNーウエルドリフト領域の両方のドーピング機度に依存する。300Vトランジスタに対する全チャネル長さは、通常約30μmである。宣要な物理ディメンションは、上記Nーウエルドリフト領域の長さ、通常約30μm、活性領域内多結晶シリコンゲートの縁と、下に横たわるフィールド政化物の縁との間の間隔は通常的4μm、そして上記フィールド政化物の縁とのオーバーラッ

プの量は約8μmである。上記DMOSトランジスタ内の電洗操作率は、またこれらのパラメータ中の扱つかの開致であると同様にトランジスタの全寸法の開致である。約400 回案/cmを育する高密度AMELDが望ましいので、固案領域(従ってトランジスタ)はできるだけ小さく保たれねばならない。しかし、ある場合には、高圧性能を生じる条件がまたトランジスタの金電流操作能力を減じるので所定電流規格に対して大きいトランジスタ領域を必要とする。例えば、Nウェルドービング濃度は、最大電流を制御し、そして通常注意深い最適化を必要とする降伏電圧を逆に制御する。しかし、設計は大電流に対する要求を除いている(たった LμA/固索が要求される)ので、ましてこれはこのアプローチにおける要因とはならない。

層の厚さは、AMELDにおけるトランジスタに対する所要降伏電圧および絶様レベルを与えるように調整できる。高品質耐熱SIO。は所定厚さまで容易に成長される。この製造は他の技術によっては、容易にまたは経済的に達成されない。このx-SOIは高精品特性を特徴とする優良トランジスタである。上記x-SOIプロセスの第2の利点は、基板取り外しプロセスである。上記SI層原下の酸化物層の製造のために、上記基板が剝離技術を用いてはずされ、その結果等い層が、ガラス、レキサン(商品名)、または他の材料など様々な基板上に再装着できる。

上記ELセルを形成するプロセスは、単色であれ着色であれいずれにしても、 能動マトリックス回路の形成で始まる。その次のステップは、断素回路の第2ト ランジスタの通常ソースまたはドレーンを全国化する底部電極、底部絶疑層、り ん光体層および頂部絶縁層を難続的にデポジットすることである。上記2 絶縁層 は、頂郎成極と能動マトリックスとの接続点を現し、また外部接続がドライバロ ジックになされる領域から材料を移動させるため次にパターンにされる。上記頂 部透明電極、通常数化インジウムスズ、は次にデポジットされパターンにされる。このステップはまた、上記りん光体と上記能動マトリックスとの間の回路を完 まするのに分立つ。

替色りん光体層を形成するプロセスは、第1りん光体をデポジットおよびパタ 一ンにすること、エッチストップ層をデポジットすること、第2りん光体をデポ ジットおよびパターンにすること、第2エッチストップ層をデポジットすること、おおび第3りん光体をデポジットおよびパターンにすること、からなっている。パターンにしたりん光体のこの配列は、次に頂部絶縁体で被覆される。チュング(Tuenge)等は米国特許第4,954.747号において、青色のSrS:CeF。またはZnS:Tmりん光体もしくはセリウムでドープした川群チオ役会子散会區、緑色のZnS:TbF。りん光体およびZnS:Mnりん光体とフィルタの組合せから形成される赤色りん光体を含む、多色ELディスプレーを公表した。上記フィルタは赤色ポリイミド樹脂またはCdSSeフィルタ、通常CdSL・SL・ITの赤色の黒土に形成され、または別法として、もしもカバーが使用されるとシールカバープレート上に合体される。上記赤色フィルタは、ZnS:Mnりん光体(黄色)の所定赤部分出力を透過して所定赤色をつくる。これらのりん光体およびフィルタは、機械的に、公知のデポジション、パターニングおよびエッチングの技術を用いてつくられる。

上記絶縁層は、約10万至80ナノメータ (na) の厚さのA1: O: 、S1O こ、S1ONまたはBaTa: O: またはその他問題のものとすることができる。上記誘電体層はSi, N: またはS1ONにすることができる。絶縁酸化物層の存在は、Si, N: 層の接着性を向上させる。上記誘電体層は、スパッタリング、プラズマCVD(化学蒸着法)またはその他同種のもので形成され、そして上記絶縁酸化物層は、電子ビーム蒸着、スパッタリング、CVDまたはその他同種のもので形成される。絶縁デポリションステップに対する処理温度は約500である。上記シリコンウエーハは、処理期間中最高温度にさらされ、青色りん光体を徐冷するに必要な750でであろう。


大領域ディスプレイが望まれる時には、本発明のAMELDを形成するための別のプロセスは、例えば、鈴木等により情報ディスプレイ協会SID92ダイジェスト、344-347、ページ (Society For Information Display SID92 DIgest, pages 144-347) に公表されたように、良好な高圧デバイスが現在無定形シリコンで流れるので無定形シリコンが好ましいけれども、無定形シリコン(a-Si)または多結品シリコンでトランジスタをつくることを含む。この場合に、無定形シリコンか多結品シリコンかいずれが用いられるにせよ上記AMELD形

## 特表平7-507403 (6)

成のプロセスは反対である; E L セルが先に通明基板上に形成されて、トランジスタが上記E L セル上に形成される。図6において、無定形トランリスタを組み入れているAME L D 3 0 0 は、通明基収3 0 2、通明電低3 0 4、第1 絶縁層3 0 6、上記のようにパターンにされたE L りん光体層3 0 8、第2 絶縁層3 1 0、パック電低3 1 2 および分類層3 1 4 を含む。上記館勘マトリックス回路は、シラン技術における標準グロー放電を用いてデポジットされ、かつパック電低3 1 2 の分割と一緒に図案を形成するため、機様マスキングおよびエッチング技術を使用し隣接アイランドから絶縁された、無定形シリコンアイランド3 1 6 内/表面の分類層3 1 4 上に形成される。上記函素は上記透明電低3 0 4 を分割することにより等分に形成されることが理解される。

第1トランジスタ318は、ゲート酸化物328上に機たわり、かつ選択回線324に技統されるゲート320、データ回線母線328で接続されるゲート320、データ回線母線328で接続されるゾース領域328、停体332で第2トランジスタ338のゲート酸化物338上に接たわるゲート334に技統されるドレーン領域330を含む。上記第2トランジスタ336は、データ回線母線328に接触するソース領域340および制口部346を選る停体344でパック電腦312に接続されるドレーン領域342を有する。上記全組立は、上記BPSGのような材料からなる絶縁体348の層でデポジットすることによりシールされる。

本明領書に教示する動作の装置および方法は、本発明の一般原理を示すものであることを理解すべきである。本発明の精神および範囲から逸説することなく、当業者により変更は容易に考えることができる。例えば、画業内構成要素の異なる配置が可能である。さらにその上に、本発明は、高圧励援およびパルス被形の特定形式、電源の特定形式またはその容量、もしくは特定トランジスタの形式に限定されない。本発明により提供される装置は、特定周波数における動作に限定されるものではない。






Fig. 2






Fig. 2(a)


# 特表平7-507403 (7)



116 118 128 129 120 118 119 119 119 119 119 119

Fig. 3





# 特表平7-507403 (8)

		32	₽	H	ŧ	#4	告	PCT/US93/04M	
IPCITA US CL	SSIFICATION IIF SU GOOD 3/30, GOOD 3/10 340/781; 315/164 3	•		_			the said of the said		
vermelne in fermetimen Person (Usanfestime 10°C) or to both national electrication and IFC  1. FIFLINS SEARCHED  Learness descriptions scan, and withsuffestime (pitting for found by cheesfication symbols)									
									W 1
) and correct 40L01	non broughing depth spire		<del>-</del>	a rajući	1 10 the		m toth date	refrestig ara met kedeal	an over piches resected
APR D	ottel, Aralo	g, II	idue	tor				•	e, grav scale
. poc	UNIENTS CONSIDE	ED TO		ELEVA	NT				
Cambrida,	Chains of drawn	<b>-</b>	-		-	hambat 100	, of the rele		Reference in claim Mn
Y	US, A. 4,087,79	2 (AS	ARS)	02 M	lay (9	72;			1-3, 5-45
	see fig. I.								
Y	US, A. 4,958,105 (YOUNG et al) 18 September 1990; see fig. 4.					1, 5-13			
٧	US, A. 4,554,539 (GRAVES) 19 November 1985 sec Fig. 3.					3			
Y	US, A. 4,602,15	2 (NO	MUR	A cl	a!) 2:	luly (	1986 tec	Fig. 9 (b)	15
X Park	har dassemble one line		Tent answ	men of	Bas C	· C	See put	me family sames.	L
	مرسنان به سمانه سماره					T			
e	to be part of command relatives to the disconnected bling data.  "If the part of command relative to the disconnected bling data.  "If the part of part of the command of append to produce man be presented along or result to recovered an append to produce man be presented about the command of append to produce man be presented about the command of appendix to produce man be presented about the command of the								
						~	-		
			. بحد				december of		
	screet completent of the						muchag of	7 SEP 1993	
						1==	und offiner		1
Company Des ACT	making address of the pay of Family and Tooks on, D.C. 19214						UA ALI	~~	SULLY V. CHIN
	No HOT APPLICAB	LE				Telegra	one No.	1031 7 UP 6 115	GRY PATENT EXAMINE

	国際調査報告	PCT/USY3/0490								
	C (Consumption), DOCUMENTS CONSIDERED TO BE RELEVANT  Category: Cases of decorate, with industries, where appropriate, of the retirent traces page   Retirement to other No.									
Contemy*	US, A, 4,962,374 (FUJIOKA et al) 09 October 1990.		15							
A, P	US, A, S,172,034 (ALESSIO) 15 December 1992		4							
^	US, A. 4,528,480 (UNIGAMI et al) 09 July 1985		1-15							
^	US. A, 5,079,483 (SATO) 07 lanuary 1992		l-15							
^	US, A, 3,761,617 (TSUCHIYA et al) 25 September	1973	1-15							
^	US, A, 3,590,156 (EASTON) 29 June 1971		1-15							
<b>^</b> ·	US. A, 4,114,070 (ASARS) 12 September 1978		1-15							